Pat
J-GLOBAL ID：200903004876352525
半導体装置及びその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1993003933
Publication number (International publication number)：1994216152
Application date： Jan. 13, 1993
Publication date： Aug. 05, 1994
Summary：
【要約】【目的】 サリサイド構造を有するトランジスターのブリッジングを抑制する。【構成】 ゲート電極の両側にゲート側壁を形成する際に、ゲート側壁材のパターニングをCHF3 ガスのみを用いた異方性エッチングで行なう。
Claim (excerpt)：
素子分離領域が形成された半導体基板上の素子領域上にゲート電極を形成する工程と、前記素子領域上に酸化膜を形成する工程と、全面に絶縁膜を堆積させる工程と、この絶縁膜にCHF3 ガスのみを用いて異方性エッチングを行い前記ゲート電極の側部に側壁を形成する工程と、ソース、ドレインを形成する工程と、ソース、ドレイン領域上の酸化膜をエッチング除去する工程と、少なくともソース、ドレイン上に自己整合で選択的にシリサイド層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/336
, H01L 29/784
, H01L 21/302
Cited by examiner (11)
Show all
Return to Previous Page
