Pat
J-GLOBAL ID:200903004896196210
SiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ
Inventor:
,
Applicant, Patent owner:
,
Agent (1):
志賀 正武 (外6名)
Gazette classification:公開公報
Application number (International application number):2000138994
Publication number (International publication number):2001319935
Application date: May. 11, 2000
Publication date: Nov. 16, 2001
Summary:
【要約】【課題】 SiGe膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタにおいて、絶縁膜上のSiGe膜が荒れることを防いで膜質及び膜抵抗を改善すること。【解決手段】 絶縁膜6上にSiGe膜8を形成する方法であって、前記絶縁膜上に第1のSi<SB>(1-x)</SB>Ge<SB>x</SB>膜9(0≦x<0.05)を形成するバッファ形成工程と、前記第1のSi<SB>(1-x)</SB>Ge<SB>x</SB>膜上に第2のSi<SB>(1-y)</SB>Ge<SB>y</SB>膜10(0.05≦y<1)を形成する主膜形成工程とを備え、前記バッファ形成工程は、前記第1のSi<SB>(1-x)</SB>Ge<SB>x</SB>膜を0.5nm以上5nm以下の厚さ範囲で成膜する。
Claim (excerpt):
絶縁膜上にSiGe膜を形成する方法であって、前記絶縁膜上に第1のSi<SB>(1-x)</SB>Ge<SB>x</SB>膜(0≦x<0.05)を形成するバッファ形成工程と、前記第1のSi<SB>(1-x)</SB>Ge<SB>x</SB>膜上に第2のSi<SB>(1-y)</SB>Ge<SB>y</SB>膜(0.05≦y<1)を形成する主膜形成工程とを備え、前記バッファ形成工程は、前記第1のSi<SB>(1-x)</SB>Ge<SB>x</SB>膜を0.5nm以上5nm以下の厚さ範囲で成膜することを特徴とするSiGe膜の形成方法。
IPC (6):
H01L 21/331
, H01L 29/73
, H01L 21/205
, H01L 21/28 301
, H01L 21/3205
, H01L 29/165
FI (5):
H01L 21/205
, H01L 21/28 301 Z
, H01L 29/165
, H01L 29/72
, H01L 21/88 P
F-Term (51):
4M104AA01
, 4M104AA07
, 4M104BB36
, 4M104BB38
, 4M104CC05
, 4M104DD43
, 4M104FF13
, 4M104HH16
, 5F003BB00
, 5F003BB02
, 5F003BB04
, 5F003BB05
, 5F003BB07
, 5F003BB08
, 5F003BB90
, 5F003BC08
, 5F003BE08
, 5F003BF06
, 5F003BH18
, 5F003BH99
, 5F003BM01
, 5F003BP31
, 5F003BP33
, 5F003BP94
, 5F003BP97
, 5F033HH03
, 5F033LL09
, 5F033MM05
, 5F033PP03
, 5F033PP09
, 5F033VV06
, 5F033WW02
, 5F033WW04
, 5F033WW05
, 5F033XX10
, 5F045AA06
, 5F045AB01
, 5F045AC01
, 5F045AE15
, 5F045AE17
, 5F045AE19
, 5F045AE21
, 5F045AE23
, 5F045AE25
, 5F045AE27
, 5F045AE29
, 5F045AE30
, 5F045AF08
, 5F045CA02
, 5F045DA53
, 5F045DA57
Patent cited by the Patent:
Cited by examiner (1)
-
電界効果トランジスタ
Gazette classification:公開公報
Application number:特願平5-144582
Applicant:インターナショナル・ビジネス・マシーンズ・コーポレイション
Return to Previous Page