Pat
J-GLOBAL ID:200903004919277697

不揮発性半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 吉武 賢次 (外4名)
Gazette classification:公開公報
Application number (International application number):2001029361
Publication number (International publication number):2001266582
Application date: Dec. 11, 1992
Publication date: Sep. 28, 2001
Summary:
【要約】【課題】 プログラムベリファイやイレーズベリファイに要する時間を短縮する。再書き込みや再イレーズしても、しきい値電圧が変化しすぎないようにする。【解決手段】 複数の不揮発性メモリセルと複数のビット線と複数のワード線から構成されるメモリセルアレイと、それぞれが選択された複数の前記メモリセルのそれぞれに書き込み電圧を印加するか否かを決める第1の論理レベルあるいは第2の論理レベルの制御データを記憶する複数のデータ記憶回路と、前記複数のデータ記憶回路に記憶されている制御データに基づいて前記選択された複数のメモリセルのうち前記第1の論理レベルの制御データが記憶されているデータ記憶回路に対応するメモリセルのみに前記書き込み電圧を印加し、前記メモリセルの書き込み状態を検出し、所定の書き込み状態に達していないと検出されたメモリセルのみに前記書き込み電圧が印加されるように前記複数のデータ記憶回路の制御データを部分的に変更する、書き込み手段と、前記複数のデータ記憶回路の制御データを外部へ出力する手段と、を具備する。
Claim 1:
複数の不揮発性メモリセルと複数のビット線と複数のワード線から構成されるメモリセルアレイと、それぞれが選択された複数の前記メモリセルのそれぞれに書き込み電圧を印加するか否かを決める第1の論理レベルあるいは第2の論理レベルの制御データを記憶する複数のデータ記憶回路と、前記複数のデータ記憶回路に記憶されている制御データに基づいて前記選択された複数のメモリセルのうち前記第1の論理レベルの制御データが記憶されているデータ記憶回路に対応するメモリセルのみに前記書き込み電圧を印加し、前記メモリセルの書き込み状態を検出し、所定の書き込み状態に達していないと検出されたメモリセルのみに前記書き込み電圧が印加されるように前記複数のデータ記憶回路の制御データを部分的に変更する、書き込み手段と、前記複数のデータ記憶回路の制御データを外部へ出力する手段と、を具備する不揮発性半導体記憶装置。
IPC (9):
G11C 16/06 ,  G11C 16/02 ,  G11C 16/04 ,  G11C 29/00 655 ,  G11C 29/00 673 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (8):
G11C 29/00 655 M ,  G11C 29/00 673 V ,  G11C 17/00 634 Z ,  G11C 17/00 611 A ,  G11C 17/00 612 B ,  G11C 17/00 622 E ,  H01L 27/10 434 ,  H01L 29/78 371
Patent cited by the Patent:
Cited by applicant (4)
  • 特開平3-286497
  • 特開昭62-099996
  • 特開平2-094198
Show all
Cited by examiner (1)
  • 特開平3-286497

Return to Previous Page