Pat

J-GLOBAL ID：200903004920471413

半導体レーザの製造方法

Inventor： 小林 秀俊 ,  福井 二郎
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 上代 哲司 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996052943
Publication number (International publication number)：1997246663
Application date： Mar. 11, 1996
Publication date： Sep. 19, 1997
Summary：

【要約】【課題】 発熱領域における基板の厚さを薄く形成した半導体レーザは、ウエハを切断している時にこの部分で破損するという問題があった。【解決手段】 半導体基板10上に第1クラッド層11、活性層12、第2クラッド層13、コンタクト層14を形成し、その後トレンチ18を設けて半導体レーザを形成すると共に活性層12の直下に位置する基板10の裏側には電極形成用溝19が設けられてなる半導体レーザを製造するに際し、電極形成用溝19とチップ形成用溝20とを同一工程で形成し、最終工程においてチップ形成用溝20に従って基板10をへき開してチップを形成する方法である。

Claim (excerpt)：

半導体基板上に第1クラッド層、活性層、第2クラッド層、コンタクト層を形成し、その後トレンチを設けて半導体レーザを形成すると共に活性層直下に位置する基板の裏側には電極形成用溝が設けられてなる半導体レーザを製造する方法であって、電極形成用溝とチップ形成用溝とを同一工程で形成し、最終工程においてチップ形成用溝に従って前記基板をへき開してチップを形成することを特徴とする半導体レーザの製造方法。

IPC (2)：

H01S 3/18 ,  H01L 21/301

FI (3)：

H01S 3/18 ,  H01L 21/78 L ,  H01L 21/78 U