Pat

J-GLOBAL ID：200903004948159776

高密度トレンチ形DMOSトランジスタ素子

Inventor： シィエ、フゥ-イユァン ,  チャング、マイク・エフ ,  チェン、クオ-イン ,  ウィリアムズ、リチャード・ケイ ,  ダーウィッシュ、モハメッド
Applicant, Patent owner： シリコニックス・インコーポレイテッド
Agent (1)： 大島 陽一
Gazette classification：公表公報
Application number (International application number)：1997509501
Publication number (International publication number)：1999501459
Application date： Aug. 21, 1996
Publication date： Feb. 02, 1999
Summary：

【要約】トレンチ形DMOSトランジスタのセル密度が、深いP+基体部領域の横方向拡散の問題を克服することにより高くなる。この問題は、単一エピタキシャル層(12)内への高いエネルギー注入を用いて、深いP+基体部領域を形成することにより解決される。セル密度は、1平方インチ当たり1200万セル以上にまで改善される。

Claim (excerpt)：

複数のセルからなる電界効果トランジスタ素子であって、 各セルが、 第1の導電型からなり、主面を有する基板と、 前記基板の上部に延在し、前記基板より低い濃度の前記第1の導電型からなるドリフト領域と、 前記ドリフト領域の上部に延在している第2の導電型からなる基体部領域と、 前記基体部領域で前記基板の主面から前記ドリフト領域の中に埋め込まれる導電性ゲート電極と、 前記基体部領域内の前記基板の前記主面で前記導電性ゲート電極に隣接して形成される前記第1の導電型からなるソース領域とを有すること特徴とし、 前記基体部領域のそれ以外の部分より高くドープされ、前記導電性ゲート電極よりも前記ドリフト領域の中により深く延在する前記基体部領域の一部を有することを特徴とし、 前記主面の表面積1平方インチ当たり、少なくとも1200万のセルを含むことを特徴とする電界効果トランジスタ素子。

FI (3)：

H01L 29/78 652 H ,  H01L 29/78 653 A ,  H01L 29/78 652 D

Patent cited by the Patent：

Cited by examiner (1)

• 電界効果トランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願平5-202595   Applicant：シリコニックス・インコーポレイテッド