Pat
J-GLOBAL ID：200903004990262676
画一的に集積された記憶装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1994294882
Publication number (International publication number)：1995287985
Application date： Nov. 29, 1994
Publication date： Oct. 31, 1995
Summary：
【要約】【目的】 一回プログラム可能(OTP)読取専用メモリ素子を含んだ、電気的にプログラム可能で且つ消去可能なメモリ素子を有する一体化された装置を提供する。【構成】 ユーザメモリ素子のマトリックスが他の素子と行選択ラインを共有する一回プログラム可能(OTP)素子の少なくとも一列を加えられる。前記他の素子と類似して、これらのOTP素子は列選択ラインへ接続された選択端子を有している。前記列内のそのようなOTP素子のソース端子は、同じ列選択ラインから駆動される共通選択トランジスタを通して装置大地へ接続される。【効果】 選択トランジスタがOTP列デコードラインから制御されるので、そのOTP素子の選択トランジスタを駆動するために、付加的な外部制御信号に対する必要性が回避される。
Claim (excerpt)：
少なくとも素子状態をその素子が含まれる列から制御するための制御ラインへ接続されている第1端子と、その素子を含んでいる行に対する選択ラインへ接続された第2端子、及びその素子を含んでいる列に対するデコードラインへ接続された選択端子を有する各素子により、素子列と素子行とのマトリックス構成に相互接続された、電気的にプログラム可能な不揮発性メモリ素子を具えている画一的に一体化された記憶装置であって、前記素子マトリックス構成は少なくとも1列の電気的に消去可能な読取/書込素子と少なくとも1列の消去不可能な読取専用素子とを有する画一的に一体化された記憶装置において、電子スイッチが基準電位と前記消去不可能な読取専用素子の状態を制御する制御ラインとの間に接続され、前記スイッチが消去不可能な読取専用素子の列に対するデコードラインへ接続された制御端子を有することを特徴とする画一的に集積された記憶装置。
Patent cited by the Patent：
Return to Previous Page
