Pat
J-GLOBAL ID:200903005003264545

パワートランジスタ保護回路

Inventor:
Applicant, Patent owner:
Agent (1): 吉田 研二 (外2名)
Gazette classification:公開公報
Application number (International application number):1993067239
Publication number (International publication number):1994283986
Application date: Mar. 26, 1993
Publication date: Oct. 07, 1994
Summary:
【要約】【目的】 出力OFF時に負荷の異常を発見して、保護機能を有効に働かせ、自己復帰を行え、かつ半導体素子の破壊を未然に防止するパワートランジスタの保護回路を提供する。【構成】 負荷異常状態となり、V13-14 が95%I2 R1 以下となった場合、比較回路19が反転し、AND回路20に「L」を入力するため、制御回路21に出力OFFの信号が入る。従って、切換え手段10はOFFとなり、MOSトランジスタ9はOFFするため、過電流出力の状態から抜け出すことができ、出力部及び負荷2の保護が行える。
Claim (excerpt):
パワートランジスタと、パワートランジスタの導通状態を切り換える切換え手段と、パワートランジスタの駆動電流に比べて十分小さい電流を常時負荷へ供給する供給手段と、2種類の基準電圧を切換えて発生する基準電圧発生手段と、負荷の端子電圧と前記基準電圧とを比較する比較手段と、比較手段の比較結果と入力信号とに基づいて前記切換え手段及び基準電圧発生手段を同時に切換える制御手段と、を備えることを特徴とするパワートランジスタ保護回路。
IPC (2):
H03K 17/08 ,  H01L 23/58

Return to Previous Page