Pat

J-GLOBAL ID：200903005005401604

半導体装置

Inventor： 軽部 俊一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991232720
Publication number (International publication number)：1993075431
Application date： Sep. 12, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】【構成】オープンドレイン構成の出力PMOSトランジスタPのゲート電位を差動増幅器の出力で制御する。出力端子1aの出力レベルを演算増幅器6で、高電位基準電圧発生器10または低電位基準電圧発生器11の電位と交互に比較し監視する。監視結果を、差動増幅器の動作電流を決めるNMOSトランジスタN5のゲートにフィードバックし、差動増幅器の出力電位を変化させて出力のPMOSトランジスタPのゲート電位を調整し、差異を小さくする。監視結果は、同一チップ上の他の出力バッファ4b,4cにもフィードバックする。【効果】全ての出力バッファの出力端子に、MOSトランジスタとは温度特性が反対のハイポーラトランジスタのECLレベルの回路が接続されても、信号伝送系の整合を、温度特性も含めて厳密に正確に維持することができる。

Claim (excerpt)：

CMOSレベルの信号を入力とする論理部と、この論理部の出力を一方の入力とし、基準電位を他方の入力とする差動増幅器と、ゲートがこの差動増幅器の正論理出力ノードおよび負論理出力ノードのいずれか一方に接続され、出力用にオープンドレイン構成されたMOS電界効果トランジスタと、このMOS電界効果トランジスタの出力ノードの電位と基準出力レベルとの差異を監視し、その結果を前記差動増幅器の電流源にフィードバックし、前記差動増幅器をして、前記MOS電界効果型トランジスタのゲートに前記差異を小さくするような電位を与えさせるように動作する演算増幅器とを備えることを特徴とする半導体装置。