Pat

J-GLOBAL ID：200903005030590667

半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法

Inventor： 新井 規由 ,  大町 洋文
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991331829
Publication number (International publication number)：1993167006
Application date： Dec. 16, 1991
Publication date： Jul. 02, 1993
Summary：

【要約】【目的】 制御素子の誤動作を防止して、装置の信頼性を高める。【構成】 第1のセラミック基板301の上面にパターンニングされた第1の金属板310を接合し、第1の金属板310のエミッタ電極310Eの上に第2のセラミック基板320を介して第2の金属板330を接合する。さらに第1の金属板310のコレクタ電極310Cの上に電力素子4を搭載するとともに、第2の金属板330の上に制御素子5を搭載する。これにより第1の金属板310と電力素子4からなる高電圧回路と、制御素子5と第2の金属板330からなる制御(低電圧)回路との間に、金属層のエミッタ電極310Eが介在される。【効果】 エミッタ電極310Eがシールド材として機能し、静電シールド効果により高電圧回路にかかるノイズが制御回路に誘導されるのが防止されて、制御素子5の誤動作が防止されるとともに装置の信頼性が高められる。

Claim (excerpt)：

半導体装置であって、(a) 金属ベース板と、(b) 前記金属ベース板の上に設けられた複合基板とを備え、前記複合基板は、(b-1) 前記金属ベース板の上に接合された第1のセラミック基板と、(b-2) 前記第1のセラミック基板の上面に接合され、所定のパターンに加工されるとともに、前記第1のセラミック基板の上面に平行な方向に配列した第1および第2の領域を有する第1の金属板と、(b-3) 前記第1の金属板の前記第1の領域の上面に接合された第2のセラミック基板と、(b-4) 前記第2のセラミック基板の上面に接合され、所定のパターンに加工された第2の金属板とを有し、前記半導体装置は、さらに(c) 前記第1の金属板の前記第2の領域の上面に搭載された電力用半導体素子と、(d) 前記第2の金属板の上面に搭載され、前記電力用半導体素子を制御するための制御用半導体素子とを備え、前記第1の金属板のうち少なくとも前記第2の領域は、(b-3-1) 前記第1のセラミック基板の上面に接合された第1の金属層と、(b-3-2) 前記第1の金属層の上に固着された第2の金属層と、(b-3-3) 前記第2の金属層の上に固着された第3の金属層とを有するとともに、前記第2の金属層は、前記第1および前記第3の金属層の熱膨張係数よりも小さい熱膨張係数を有する材料によって形成され、さらに前記第1の金属板の前記第1の領域が定電位に維持されるべき電極層である半導体装置。

IPC (4)：

H01L 25/07 ,  H01L 25/18 ,  H01L 23/13 ,  H01L 23/12

FI (5)：

H01L 25/04 C ,  H01L 23/12 C ,  H01L 23/12 H ,  H01L 23/12 N ,  H01L 23/12 Q