Pat

J-GLOBAL ID：200903005037502895

半導体装置の製造方法

Inventor： 宇佐美 光雄 ,  大木 優 ,  山本 師久
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 作田 康夫
Gazette classification：公開公報
Application number (International application number)：2000121064
Publication number (International publication number)：2001297979
Application date： Apr. 17, 2000
Publication date： Oct. 26, 2001
Summary：

【要約】【課題】半導体ウェハの大口径化に伴うウェハ利用効率を高める。【解決手段】半導体ウェハに配置された第1のチップの領域があり、上記第1のチップの領域と上記半導体ウェハの最外周との間の第1のチップが配置できないに領域に第2のチップを配置する。

Claim (excerpt)：

半導体ウェハに配置された第1のチップの領域があり、上記第1のチップの領域と上記半導体ウェハの最外周との間の第1のチップが配置できないに領域に第2のチップを配置することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/027 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 21/30 502 Z ,  H01L 27/04 A

F-Term (4)：

5F038EZ19 ,  5F038EZ20 ,  5F046AA25 ,  5F046CB17