Pat
J-GLOBAL ID：200903005065744136
伝送セルの通過制御方法および装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
石田 敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997243880
Publication number (International publication number)：1999088355
Application date： Sep. 09, 1997
Publication date： Mar. 30, 1999
Summary：
【要約】【課題】 伝送セルの通過制御装置であって、特定パターンの多ビットエラーを含むヘッダを有するセルが、誤って送信されることを防止する。【解決手段】 受信した各フレームの通信品質を監視するステップと、監視された1フレーム分のセルを、1フレーム毎に一時的にバッファするステップと、監視されたフレームの通信品質が、所定の閾値を超えたか否かを判定するステップと、通信品質が所定の閾値を超えて劣化したときは、ヘッダと1ビットエラーおよび多ビットエラーを含むセルは全てバッファされた1フレーム分のセルから消去し、一方、その閾値を超えないときはそのバッファされたセルをそのまま通過させるステップと、からなる。
Claim (excerpt)：
各々が一部に同期フィールドを含む複数のセルがマッピングされたフレームを順次セル処理装置にて受信してフレーム同期をとり、さらに各該セルのヘッダ内の1ビットエラーについては当該ビットを訂正し2ビット以上の多ビットエラーについてはセル廃棄を行いながら各該セルの同期をとり、各該フレームより抽出された各該セルを該セル処理装置より通過させる、伝送セルの通過制御方法において、受信した各前記フレームの通信品質を監視する第1ステップと、監視された1フレーム分の前記複数のセルを、1フレーム毎に一時的にバッファする第2ステップと、監視された前記フレームの通信品質が、所定の閾値を超えたか否かを判定する第3ステップと、前記通信品質が前記所定の閾値を超えて劣化したときは、前記ヘッダに前記1ビットエラーおよび多ビットエラーを含むセルは全て前記のバッファされた前記1フレーム分のセルから消去して前記セル処理装置を通過することを禁止し、一方、その閾値を超えないときはそのバッファされた1フレーム分のセルをそのまま通過させる第4ステップと、からなることを特徴とする伝送セルの通過制御方法。
IPC (2)：
FI (2)：
Return to Previous Page
