Pat
J-GLOBAL ID：200903005072586007
情報処理装置、演算処理装置および分岐予測方法
Inventor：
Applicant, Patent owner：
Agent (5)：
波多野 久
, 関口 俊三
, 猿渡 章雄
, 河村 修
, 山田 毅彦
Gazette classification：公開公報
Application number (International application number)：2007283508
Publication number (International publication number)：2009110383
Application date： Oct. 31, 2007
Publication date： May. 21, 2009
Summary：
【課題】分岐先バッファを用いて分岐予測を行う際に、分岐先アドレスの一部に対する読み込みを動的に制限することができる情報処理装置、演算処理装置および分岐予測方法を提供する。【解決手段】本発明に係る情報処理装置としての記録装置10は、演算処理装置としてのCPU11、DRAM12、第1のデバイスとしてのNOR型フラッシュメモリ13、第2のデバイスとしてのHDD14、表示出力部15、操作入力部16およびチューナ17を有する。NOR Flash13およびHDD14の一方は、スイッチ50を介して、CPU11のチップセレクト信号線(以下、チップセレクトという)に選択的に接続される。CPU11は、分岐予測部21および命令取得部22を有する。また、CPU11は、少なくともOSおよび録画プログラムの一方によって、少なくとも切替部およびバッファ変更部を含む機能実現部として機能する。【選択図】 図1
Claim (excerpt)：
あらかじめ分岐命令を実行することにより得られた前記分岐命令のアドレスと分岐先アドレスとを関連付けた分岐予測情報を記憶する分岐先バッファと、
前記分岐先バッファを有し、前記分岐先バッファに記憶された前記分岐予測情報を用いて分岐予測を行う分岐予測部と、
前記分岐予測により予測された前記分岐先アドレスの命令を読み出す際に参照される所要のアドレスを記憶する参照アドレス記憶部と、
前記参照アドレス記憶部を必要に応じて参照して命令を読み出す命令取得部と、
第1のデバイスに割り当てられたアドレス空間を、第2のデバイスに割り当てられるように切替える切替部と、
前記アドレス空間に属するアドレスの情報を利用して前記参照アドレス記憶部に記憶された前記所要のアドレスを変更する参照アドレス変更部と、
を備えたことを特徴とする情報処理装置。
IPC (1)：
FI (2)：
G06F9/38 330B
, G06F9/38 330G
