Pat
J-GLOBAL ID:200903005093981690

パルスレーダのクラッタ除去器

Inventor:
Applicant, Patent owner:
Agent (1): 高月 猛
Gazette classification:公開公報
Application number (International application number):1992341054
Publication number (International publication number):1994214007
Application date: Nov. 30, 1992
Publication date: Aug. 05, 1994
Summary:
【要約】【目的】 パルスレーダのクラッタ除去器を提供する。【構成】 ポート選択手段31と、高速大容量のクラッタアルゴリズムメモリ手段29と、データ分配手段28と、表面反射波を除去するSTC手段25と、気象反射波を除去するFTC手段26と、STC手段とFTC手段で除去したレベルの分ほどを補償するための利得補償手段27と、レーダの受信信号から同期信号を抽出してクラッタアルゴリズムメモリを同期させる同期発生手段30とを備える。【効果】 これにより、クラッタ除去アルゴリズムをシステムプロセッサーで遂行せず、高速メモリで処理することによりシステムプロセッサの負荷を減して全体のシステム性能を大幅に向上させられ、クラッタ除去アルゴリズムの段階を512段階まで具現して高解像度のカラーディスプレイ方式に適用できる効果がある。
Claim (excerpt):
アンテナ、送受信器及びディスプレイから構成されたパルスレーダのビデオプロセッサにおいて、調節ノブから入力された機能調節信号により該当ポートを選択するポート選択手段と、前記ポート選択手段により選択され、予じめ計算されたアルゴリズムを貯蔵し、要求時ごとに出力する高速大容量のクラッタアルゴリズムメモリ手段と、前記クラッタアルゴリズムメモリと前記ポート選択手段からデータを入力して該当手段に分配するデータ分配手段と、前記クラッタアルゴリズムメモリ手段から出力したデータ値により入力されたレーダ受信信号から表面反射信号を除去する敏感時間制御STC手段と、前記データ分配手段から入力される信号により前記レーダ受信信号から気象反射信号を除去する迅速時間制御FTC手段と、前記クラッタアルゴリズムメモリから前記データ分配器を経て入力された信号により前記STC手段と前記FTC手段で除去したレベルほどを補償するための利得補償手段と、レーダの受信信号から同期信号を抽出し、周波数発生器を保有して前記クラッタアルゴリズムメモリを同期させる同期発生手段とを備えたことを特徴とするパルスレーダのクラッタ除去器。
IPC (3):
G01S 7/32 ,  G01S 7/292 ,  G01S 7/34
Patent cited by the Patent:
Cited by examiner (3)
  • 特開平4-242862
  • 特開平3-174669
  • 特開昭63-032660

Return to Previous Page