Pat

J-GLOBAL ID：200903005114083922

半導体装置及びその製造方法及びリードフレームの製造方法

Inventor： 林田 勝大 ,  佐藤 光孝 ,  宇野 正 ,  藤沢 哲也 ,  脇 政樹
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1995110380
Publication number (International publication number)：1996306853
Application date： May. 09, 1995
Publication date： Nov. 22, 1996
Summary：

【要約】【目的】本発明は半導体チップ及びリードを樹脂封止した構成を有した半導体装置及びその製造方法及び当該半導体装置に用いるリードフレームの製造方法に関し、半導体チップの信頼性を維持しつつ外部電極端子の標準化,製品コストの低減及び生産効率の向上を図ることを目的とする。【構成】第1のピッチで電極パッド6が形成された半導体チップ2と、電極パッド6とワイヤ8を介して電気的に接続されるリード3と、半導体チップ2を封止する封止樹脂4とを具備する半導体装置において、前記リード3に外部接続端子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、前記封止樹脂4が電極パッド6とリード3との間に引き回されたワイヤ8を封止し、かつ前記突起9を露出させるよう配設したものである。

Claim (excerpt)：

第1のピッチにて形成された電極パッドが形成された半導体チップと、前記電極パッドと配線を介して電気的に接続されるリードと、前記半導体チップを封止する封止樹脂とを具備する半導体装置において、前記リードに外部接続端子となる突起を、上記第1のピッチと異なる第2のピッチで形成すると共に、前記封止樹脂が前記電極パッドと前記リードとの間に引き回された配線を封止し、かつ前記突起を露出させるよう配設されることを特徴とする半導体装置。

IPC (4)：

H01L 23/50 ,  H01L 21/60 311 ,  H01L 23/12 ,  H01L 23/28

FI (4)：

H01L 23/50 S ,  H01L 21/60 311 Q ,  H01L 23/28 A ,  H01L 23/12 L