Pat

J-GLOBAL ID：200903005174135557

ハードウェアシミュレータ用期待値照合回路

Inventor： 齋藤 正一 ,  佐藤 哲哉
Applicant, Patent owner： 日本電気株式会社 ,  宮城日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992079677
Publication number (International publication number)：1993324753
Application date： Apr. 01, 1992
Publication date： Dec. 07, 1993
Summary：

【要約】【目的】信号の論理値の属性である信号強度情報を用いて、シミュレーション結果と期待値との照合結果の不一致の組合せ区分を明確にし不一致原因の解析を容易化する。【構成】sin101の信号値が論理値0,1の場合はスイッチ発生器16の発生するスイッチ信号a,bおよびcにより照合され、信号値が信号強度Zの場合はスイッチ発生器17の発生するスイッチ信号d,eおよびfにより照合されそれぞれrout103として信号強度が付された照合結果が出力される。このrout103は単なる一致,不一致の照合結果でなく信号強度が付された出力値であるので不一致の場合sinとeinとの組合せ区分がわかるようになっている。

Claim (excerpt)：

信号値が論理値1,0および論理値の属性である信号強度の現実上の最弱値を表わす信号強度Zを扱うシミュレーション結果信号のうち論理値1,0の前記シミュレーション結果信号を入力し信号強度を最強にするバッファと、前記バッファの出力信号を第1のスイッチ信号によりオン・オフし出力する第1のスイッチと、前記バッファの出力信号を第2のスイッチ信号によりオン・オフする第2のスイッチとこの出力信号の信号強度を低下させる第1の信号強度低下素子と前記バッファの出力信号を第3のスイッチ信号でオン・オフする第3のスイッチとこの出力信号の信号強度を低下させる第2の信号強度低下素子と、前記第1のスイッチと前記第1の信号強度低下素子と前記第2の信号強度素子の各出力信号を結合した信号を第4のスイッチ信号でオン・オフする第4のスイッチと、信号値が前記信号強度Zで論理値が0にある第1の信号を発生する第1の信号発生素子とこの第1の信号を第5のスイッチ信号でオン・オフする第5のスイッチと、信号値が前記信号強度Zで論理値1の第2の信号を発生する第2の信号発生素子とこの第2の信号を第6のスイッチ信号でオン・オフする第6のスイッチと、信号値が前記信号強度Zで論理値が不定の第3の信号を発生する第7の信号発生素子とこの第3の信号を第7のスイッチ信号でオン・オフする第7のスイッチと、前記第5,第6および第7のスイッチの各出力信号を結合した信号を第8のスイッチ信号でオン・オフしこの出力信号と前記第4のスイッチの信号とを結合し照合結果信号として出力する第8のスイッチと、前記シミュレーション結果信号に対応する期待値信号を入力し第1の真理値表に従って各信号値における第1,第2および第3のスイッチ信号を発生する第1のスイッチ信号発生器と、前記期待値信号を入力し第2の真理値表に従って各信号値における第5,第6および第7のスイッチ信号を発生する第2のスイッチ信号発生回路と、前記シミュレーション結果信号を入力し信号値が論理値0,1の場合と信号強度Zの場合とを識別し論理値0,1の場合は第4のスイッチ信号のオン信号を発生し信号値が信号強度Zの場合は前記第8のスイッチ信号のオン信号を発生する第3のスイッチ信号発生器とを備えることを特徴とするハードウェアシミュレータ用期待値照合回路。

IPC (4)：

G06F 15/60 360 ,  G01R 31/28 ,  G06F 11/22 330 ,  G06F 15/20