Pat

J-GLOBAL ID：200903005211283219

半導体装置の製造方法

Inventor： 齋藤 達之 ,  大橋 直史 ,  今井 俊則 ,  野口 純司 ,  田丸 剛
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：2001298316
Publication number (International publication number)：2003100746
Application date： Sep. 27, 2001
Publication date： Apr. 04, 2003
Summary：

【要約】【課題】 配線上に形成されるキャップ導電性膜の信頼性を向上する。【解決手段】 配線上にキャップ絶縁膜を形成する前に、クエン酸を含む洗浄液またはクエン酸とアンモニアとを含む洗浄液を用いたウェット処理、ドライエッチング処理、熱処理あるいはプラズマ処理を行い、配線上にキャップ絶縁膜を形成した後に、過酸化水素を含む洗浄液を用いたウェット処理、CMP処理、ドライエッチング処理、超音波洗浄処理、プラズマ処理または熱処理を行う。

Claim (excerpt)：

(a)半導体基板上に形成された絶縁膜に凹パターンを形成する工程と、(b)前記半導体基板の全面に前記凹パターンを埋め込む導電性膜を形成する工程と、(c)前記凹パターン以外の領域の前記導電性膜を除去する工程と、(d)前記導電性膜上に選択成長または優先成長によってキャップ導電性膜を形成する工程とを有し、前記(d)工程に先立ち、クエン酸を含む洗浄液またはクエン酸とアンモニアとを含む洗浄液を用いたウェット処理、あるいはドライエッチング処理によって、前記絶縁膜の表面を削ることを特徴とする半導体装置の製造方法。

F-Term (63)：

5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK04 ,  5F033KK08 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK25 ,  5F033KK27 ,  5F033KK28 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM05 ,  5F033MM07 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP04 ,  5F033PP06 ,  5F033PP07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ20 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ91 ,  5F033QQ94 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033RR12 ,  5F033RR21 ,  5F033RR25 ,  5F033SS01 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033XX21 ,  5F033XX28