Pat
J-GLOBAL ID：200903005247319252
同期整流回路
Inventor：
Applicant, Patent owner：
Agent (1)：
今村 辰夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995069152
Publication number (International publication number)：1996275518
Application date： Mar. 28, 1995
Publication date： Oct. 18, 1996
Summary：
【要約】【目的】 本発明は同期整流回路に関し、能動素子を駆動する際の同期ずれによる悪影響を解消し、効率良く駆動できるようにすると共に、同期整流用能動素子の駆動回路を簡素化して部品点数を減少させることを目的とする。【構成】 トランス2と、第1、第2のMOS-FETQ1、Q2と、MOS-FETQ1、Q2により駆動されるコイルL、及びコンデンサCを備えた半波整流型の同期整流回路において、第1のMOS-FETQ1を駆動する第1の駆動回路10と、第2のMOS-FETQ2を駆動する第2の駆動回路11を設け、第1、第2の駆動回路を、P点に印加する同一駆動制御信号でオン/オフ制御され、互いに逆論理の信号を出力するコンプリメンタリ回路で構成した。
Claim (excerpt)：
トランスと、前記トランスの2次側に接続され、交互にオン/オフ駆動される第1、第2の能動素子と、前記第1、第2の能動素子により駆動されるコイル、及びコンデンサを備えると共に、前記第1、第2の能動素子は、第1の端子を共通接続し、第2の端子をそれぞれトランスの2次巻線に接続した半波整流型の同期整流回路において、前記第1の能動素子を駆動する第1の駆動回路と、第2の能動素子を駆動する第2の駆動回路を設けると共に、前記第1、第2の駆動回路を、同一駆動制御信号でオン/オフ制御され、互いに逆論理の信号を出力するコンプリメンタリ回路で構成したことを特徴とする同期整流回路。
IPC (2)：
FI (2)：
H02M 3/28 F
, H02M 7/21 A
