Pat

J-GLOBAL ID：200903005297478190

スタテイツクRAM

Inventor： 伊藤 信一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991296239
Publication number (International publication number)：1993110035
Application date： Oct. 16, 1991
Publication date： Apr. 30, 1993
Summary：

【要約】【目的】 完全CMOS型のメモリセルを有し、負荷用トランジスタをTFT(薄膜トランジスタ)とするSRAMにおける電源電圧線の低抵抗化を図る。【構成】 4層の導電層のうち、駆動トランジスタQ1,Q2 とアクセストランジスタQ5,Q6 のゲート電極を第1層目の導電層を用いて構成し、残り3層のうちの1層を用いて、接地電圧を供給するための接地電圧線8と同一の導電層で第2電源電圧線9を形成する。この第2電源電圧線9は負荷用トランジスタに接続する電源電圧線を補助するように機能し、メモリセルに接続する電源電圧線の低抵抗化がなされる。

Claim (excerpt)：

一対の駆動トランジスタと一対の負荷用トランジスタとにより構成されたフリップフロップ回路と、一対のアクセストランジスタとによりメモリセルが構成され、上記駆動トランジスタ及び上記アクセストランジスタのそれぞれゲート電極層が第1の導電層により形成され、第1の導電層よりもそれぞれ上層とされる第2,第3及び第4の導電層が層間絶縁膜を介して形成され、上記第2の導電層により接地電圧線が形成され、上記第3の導電層により上記負荷用トランジスタのゲート電極層が形成され、上記第4の導電層により上記負荷用トランジスタの活性領域及び電源電圧線が形成されるスタティックRAMにおいて、上記第2の導電層の一部が電源電圧線の一部として用いられることを特徴とするスタティックRAM。

IPC (3)：

H01L 27/11 ,  H01L 27/092 ,  H01L 29/784

FI (3)：

H01L 27/10 381 ,  H01L 27/08 321 A ,  H01L 29/78 311 C