Pat
J-GLOBAL ID：200903005305954486
半導体装置及びそれに用いるリードフレームの製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
中前 富士男
Gazette classification：公開公報
Application number (International application number)：1992220673
Publication number (International publication number)：1994053381
Application date： Jul. 27, 1992
Publication date： Feb. 25, 1994
Summary：
【要約】【目的】 LOC型の半導体装置において、不良製品の少ない長期の寿命を有する半導体装置及びそれに用いるリードフレームの製造方法を提供する。【構成】 主要表面の内側に複数のパット24を有する半導体素子12上に、前記パット24の領域部分を露出させる露出部18を備え、しかもその内側端部が前記パット24に導電性ワイヤ25を介して接続される複数のインナーリード15を備えたリードフレーム11を、絶縁シート13を介して接着搭載し、更に、前記半導体素子12と、導電性ワイヤ25と、前記リードフレーム11の内側端部とを樹脂封止してなる半導体装置10及びそれに用いるリードフレーム11の製造方法において、前記リードフレーム11の少なくとも前記半導体素子12の表面領域に相当する部分においては、プレス加工によって生じる打抜きカエリ等の突起が、電解研磨及び/又は化学研磨によって除去されている。
Claim (excerpt)：
主要表面の内側に複数のパットを有する半導体素子上に、前記パットの領域部分を露出させる露出部を備え、しかもその内側端部が前記パットに導電性ワイヤを介して接続される複数のインナーリードを備えたリードフレームを、絶縁シートを介して接着搭載し、更に、前記半導体素子と、導電性ワイヤと、前記リードフレームの内側端部とを樹脂封止してなる半導体装置において、前記リードフレームの少なくとも前記半導体素子の表面領域に相当する部分においては、プレス加工によって生じる打抜きカエリ等の突起が、電解研磨及び/又は化学研磨によって除去されていることを特徴とする半導体装置。
IPC (4)：
H01L 23/50
, C23C 18/18
, C23C 18/42
, C25F 3/16
