波形形成回路

Inventor： ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998156008
Publication number (International publication number)：1999352199
Application date： Jun. 04, 1998
Publication date： Dec. 24, 1999
Summary：

【要約】【課題】試験装置において用いられる波形形成回路のタイミング精度を改善し、かつ各回路構成を簡略化する。【解決手段】被試験半導体装置との間で送受されるべきテスト信号を生成するフリップフロップ(7および10)および判定回路(8および9)に対するエッジ信号を与えるバーニア(6a〜6f)を、これらのフリップフロップおよび判定回路に直接結合する。また、エッジ信号を生成する回路群であるOR回路以降の回路段をECL回路で構成し、このエッジ信号を制御するための信号を発生する回路群である原発振器(1)、カウンター(3)、制御ユニット(2)および一致回路(4)をCMOS回路で構成する。

Claim 1：

被試験装置の試験のための基本周期を決定する基本タイミング信号を発生する基本タイミング信号発生手段、前記基本タイミング信号に同期してエッジ信号を生成するエッジ信号発生手段、互いに並列に設けられ、前記エッジ信号発生手段からのエッジ信号を受けて遅延する複数の可変遅延手段、および前記複数の可変遅延手段各々に対応して設けられかつ対応の可変遅延回路の出力に結合され、各々が対応の可変遅延回路の出力からの出力信号に従って動作し、前記被試験装置の試験に必要な信号を生成する複数の内部回路を備え、前記複数の内部回路は、前記複数の可変遅延手段の第1の可変遅延手段に対応して設けられ、前記第1の可変遅延手段の出力信号に同期してドライバを介して前記被試験装置へ与えるテスト信号の波形を生成するドライバ用波形生成回路と、前記複数の可変遅延手段の第2の可変遅延手段に対応して設けられ、前記第2の可変遅延手段の出力信号に同期して前記ドライバの活性/非活性を制御する信号を生成するドライバ制御信号生成回路と、前記複数の可変遅延手段の第3の可変遅延手段に対応して設けられ、前記第3の可変遅延手段の出力信号に応答して活性化され、活性化時前記被試験装置の出力信号の論理レベルが期待値と一致するか否かを判定する判定手段とを含む、波形形成回路。

IPC (2)：

G01R 31/3183 , H03K 3/78

FI (2)：

G01R 31/28 Q , H03K 3/78

Patent cited by the Patent：

Cited by examiner (9)

特開昭63-144269
特開昭61-066973
試験波形発生器
Gazette classification：公開公報 Application number：特願平3-249926 Applicant：横河電機株式会社

Show all

Return to Previous Page