Pat

J-GLOBAL ID：200903005332182908

低EMI回路基板及び低EMIケーブルコネクタ

Inventor： 秋庭 豊
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1996180863
Publication number (International publication number)：1998027987
Application date： Jul. 10, 1996
Publication date： Jan. 27, 1998
Summary：

【要約】【課題】 多層回路基板の搭載部品などから発生するディファレンシャルモードを中心とした輻射を効率良く低減する。【解決手段】 多層回路基板1の表面にLSI素子8などのディファレンシャルモードの輻射を発生するような回路部品が搭載されており、かかる回路部品を含めて多層回路基板1の表面全体を基板1側に損失層14を設けたシールド板12で覆う。このシールド板12は、多層回路基板1の周辺部分全体に沿い、グランド層2にスルーホール5を介して電気的に接続された電極パターン6a,6g,6h,6nなどの多数の電極パターンにハンダ7などで固定されており、この場合、グランド層2とスルーホール5によって直接、あるいは整合終端チップ抵抗10を介して接続されている。これにより、発生した不要輻射はグランド層2とシールド板12との間に閉じ込められ、かつジュール熱に変換され、また、多層回路基板1の側面から漏れるコモンモードの不要輻射も抑制される。

Claim (excerpt)：

基板内に電源層やグランド層,信号ライン層が設けられ、基板表面に信号ライン層設けられて回路素子が搭載された低EMI回路基板において、該搭載部品を含めて該基板表面全体を覆い、かつ該グランド層に電気的に接続されたシールド板を設けたことを特徴とする低EMI回路基板。

IPC (3)：

H05K 9/00 ,  H01R 9/09 ,  H01R 17/12

FI (4)：

H05K 9/00 R ,  H05K 9/00 L ,  H01R 9/09 Z ,  H01R 17/12 Z