Pat
J-GLOBAL ID：200903005396575857
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
大菅 義之
Gazette classification：公開公報
Application number (International application number)：1993110753
Publication number (International publication number)：1994326300
Application date： May. 12, 1993
Publication date： Nov. 25, 1994
Summary：
【要約】【目的】 本発明では、ターンオフ時間の短縮を図るようにした従来の構造をそのまま適用しながらも熱などによる破壊が生じることがなく、これまで以上にターンオフ特性を向上させることの可能な半導体装置およびその製造方法を提供する。【構成】 本発明は、ターンオフ時間短縮用のN+ 型ベース領域13の上方に、電界低下用のN型ベース領域14を形成した後に、このN型ベース領域14の上方に、耐圧確保用のN- 型ベース領域15を形成することで、N- 型ベース領域15とN+ 型ベース領域13との間に、所要のN型ベース領域14を設けて成ることを特徴とする。
Claim (excerpt)：
所定不純物を低濃度に含有して成る耐圧確保用の第1ベース領域の下方に、前記所定不純物を高濃度に含有して成るターンオフ時間短縮用の第2ベース領域を有して成る半導体装置において、前記第1ベース領域と前記第2ベース領域との間に、前記所定不純物を中濃度に含有して成る電界低下用の第3ベース領域を設けて成ることを特徴とする半導体装置。
IPC (2)：
Return to Previous Page
