Pat
J-GLOBAL ID:200903005406900409

改良されたブレークダウン特性を有するVDMOSトランジスタ及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 森 浩之
Gazette classification:公開公報
Application number (International application number):1993055235
Publication number (International publication number):1994013622
Application date: Feb. 18, 1993
Publication date: Jan. 21, 1994
Summary:
【要約】【目的】 電気的性能特性を低下させることなくバイプレーナ電界プレートの効果を大きく増加させることのできるVDMOSトランジスタとその製法を提供する。【構成】 電界分離層のストリップ1の下に電界分離拡散部5を形成しかつ該電界分離拡散部5をトランジスタのソース領域6に電気的に接続する。これにより内部抵抗を増加させることなくブレークダウン電圧を増加させることが可能になる。
Claim (excerpt):
少なくとも1個のソースセルのマトリクス、該マトリクスに沿った絶縁電界分離層及び前記ソースセルのマトリクスの周辺セルに面する前記電界分離層のエッジ部に重なる電界プレート構造を含んで成るVDMOSトランジスタにおいて、前記絶縁電界分離層の下で前記周辺セルに面するエッジに沿った電界分離拡散部、及びトランジスタの前記電界分離拡散部及びソース領域間の電気接続を更に含んで成ることを特徴とするVDMOSトランジスタ。
FI (2):
H01L 29/78 321 W ,  H01L 29/78 321 K
Patent cited by the Patent:
Cited by examiner (5)
  • 特開昭60-026409
  • 特開昭56-110264
  • 特開昭63-263769
Show all

Return to Previous Page