Pat
J-GLOBAL ID：200903005451213285

電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末

Inventor：
奥野 智久

About 奥野 智久


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (3)： 原 謙三 ,  木島 隆一 ,  金子 一郎
Gazette classification：公開公報
Application number (International application number)：2003169945
Publication number (International publication number)：2005006471
Application date： Jun. 13, 2003
Publication date： Jan. 06, 2005
Summary：
【課題】集積回路内に形成される降圧コンバータなどとして実現される電圧変換回路31において、内部回路の動作を安定させつつ、低電圧化に適して、回路規模や消費電力を小さくする。【解決手段】スイッチ回路33を駆動するパルス信号生成回路32を、一定周波数で、基準となる基準パルス信号V3を発生する基準パルス信号生成回路41と、前記基準パルス信号V3を遅延する遅延回路42と、遅延時間を設定する遅延時間制御回路43と、遅延パルス信号V4と前記基準パルス信号V3との遷移を検知し、前記遅延回路42での遅延時間に応じた時間幅を有する制御信号X1,X2を生成する駆動回路44とを備えて構成する。したがって、PWM変調で出力電圧V2を制御して、リップル電圧を一定に抑制し、内部回路の動作を安定させることができる。また、シフトレジスタなどで構成し、低電圧化に適応できる。【選択図】 図1
Claim (excerpt)：
スイッチ回路が電源電圧をスイッチングし、その出力電圧を平滑化して出力するとともに、パルス信号生成回路が、所望とする出力電圧を得るためのスイッチパルス信号を生成し、前記スイッチ回路のトランジスタに与えるようにした電圧変換回路において、 前記パルス信号生成回路は、 一定周波数で、基準となる基準パルス信号を発生する基準パルス信号生成回路と、 前記基準パルス信号を遅延する遅延回路と、 前記遅延回路での遅延時間を設定する遅延時間制御回路と、 前記遅延回路からの遅延パルス信号と前記基準パルス信号との遷移を検知し、前記遅延回路での遅延時間に応じた時間幅を有する前記スイッチパルス信号を生成し、前記トランジスタを駆動する駆動回路とを含むことを特徴とする電圧変換回路。
IPC (2)：
H02M3/155 ,  H03K19/00
FI (2)：
H02M3/155 S ,  H03K19/00 A
F-Term (22)：
5H730AA10 ,  5H730AA14 ,  5H730AS01 ,  5H730BB03 ,  5H730BB13 ,  5H730DD04 ,  5H730DD16 ,  5H730DD32 ,  5H730FG05 ,  5J056AA00 ,  5J056AA03 ,  5J056BB17 ,  5J056BB18 ,  5J056BB57 ,  5J056CC03 ,  5J056CC05 ,  5J056CC06 ,  5J056CC14 ,  5J056DD13 ,  5J056DD29 ,  5J056FF01 ,  5J056KK01
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM