Pat

J-GLOBAL ID：200903005469977940

強誘電体記憶装置

Inventor： 大澤 俊政
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1995074137
Publication number (International publication number)：1996273374
Application date： Mar. 30, 1995
Publication date： Oct. 18, 1996
Summary：

【要約】【目的】タイミング設計が容易で、動作速度の高速化を図れ、また面積の増大を防止でき、また製造歩留りの向上を図れる強誘電体記憶装置を実現する。【構成】ドレインが補助ビット線SBL1(またはSBL2)に接続されたスイッチングトランジスタSTr1と、一方の電極がヒューズF1を介してワード線WL1に接続され、ヒューズF2を介してスイッチングトランジスタSTr1のソースに接続された強誘電体キャパシタSFC1とからなる補助セルSC1、並びにドレインが補助ビット線BL2(またはBL1)に接続されたスイッチングトランジスタSTr1と、一方の電極がヒューズSF1を介してリファレンス用ワード線RWL1に接続され、ヒューズSF2を介してスイッチングトランジスタSTr1のソースに接続された強誘電体キャパシタSRFC1とからなる補助セルSRC1により構成された補助セルアレイ2を設ける。

Claim (excerpt)：

少なくとも、第1および第2の電極と両電極間に配置された強誘電体を有し、両電極への印加電圧に応じた強誘電体の分極の方向によって2値データを記憶する強誘電体キャパシタと、ワード線に印加される駆動信号レベルに応じてビット線と強誘電体キャパシタの第1の電極とを作動的に接続するスイッチングトランジスタとからなるメモリセルを有する強誘電体記憶装置であって、第1および第2の電極と両電極間に配置された強誘電体とからなる補助用強誘電体キャパシタと、上記ワード線に印加される駆動信号レベルに応じて補助用ビット線と強誘電体キャパシタの第1の電極側とを作動的に接続する補助用スイッチングトランジスタと、上記補助用強誘電体キャパシタの第1の電極と上記ワード線との間に設けられ両者間の電気的な接続状態を選択的に解除できる第1の接続素子と、上記補助用強誘電体キャパシタの第1の電極と上記スイッチングトランジスタとの間に設けられ両者間の電気的な接続状態を選択的に解除できる第2の接続素子とからなる補助用セルを有する強誘電体記憶装置。

IPC (6)：

G11C 14/00 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

G11C 11/34 352 A ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 29/78 371