Pat

J-GLOBAL ID：200903005529687084

RAMアドレス生成回路

Inventor： 矢沢 晃
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991259968
Publication number (International publication number)：1993100942
Application date： Oct. 08, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】フィルタ処理,サラウンド処理のRAMアドレスを1つの回路で生成し冗長部分を除去する。【構成】オフセットレジスタ1,ベースポインタ2,加算回路3,及びデータポインタ1を設ける。これらフィルタ処理,サラウンド処理の内容に合わせて選択的に使用できるように選択回路5a〜5cを設ける。また加算回路3の機能をフィルタ処理,サラウンド処理に合せて切替える。

Claim (excerpt)：

複数のオフセット値を保持し順次出力するオフセットレジスタと、所定のプログラムにより指定された値をもつデータを伝達するデータバスと、このデータバスからのデータ及び前記オフセットレジスタからのオフセット値のうちの一方を選択する第1の選択回路と、前記データバスからのデータ及びRAMアドレスのうちの一方を選択する第2の選択回路と、この選択回路の出力データを保持し出力するベースポインタと、前記RAMアドレスを保持し出力するデータポインタと、このデータポインタの出力データ及び前記ベースポインタの出力データのうちの一方を選択する第3の選択回路と、制御信号に従って前記第1及び第3の選択回路の出力データの値を加算し、この加算した値に1を加算し、前記加算した値から1を減算し、前記RAMアドレスとして出力する加算回路とを有することを特徴とするRAMアドレス生成回路。