Pat
J-GLOBAL ID：200903005592841140
半導体記憶装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1996241601
Publication number (International publication number)：1998092186
Application date： Sep. 12, 1996
Publication date： Apr. 10, 1998
Summary：
【要約】【課題】 3.3V等の低電圧外部単一電源動作の不揮発性半導体記憶装置すなわちトンネル現象を用いた書換え方式の多値不揮発性半導体記憶装置を提供する。【解決手段】 メモリセルのしきい値電圧状態としてグレイコードの4状態を定義し、トンネル消去動作により、最も高いしきい値電圧状態"00"とする。アドレス入力とともに下位ビットデータ対して"00"または"01"にトンネル書込みする。アドレス入力とともに上位ビットデータに対して、"10"と"11"をトンネル書込みする。【効果】 2値データの4値変換に必要な変換回路や付加的なラッチ回路を設ける必要がなくなり、メモリチップ面積が低減できるとともに、変換時間を必要としない。
Claim (excerpt)：
データ線とワード線の交差点に設けられ、そのしきい値電圧の変化により情報を記憶する不揮発性のメモリセルと、nビットのデータを1ビットづつ前記ビット線から前記メモリセルに入力するための1ビットを保持するラッチ回路とを有し、前記メモリセルにnビット(nは2以上の整数)のデータを記憶するためにK個(Kは2のn乗)のしきい値電圧レベルを設け、前記K個のしきい値電圧レベルのうち電圧が最大または最小のしきい値電圧を消去状態とするとともに、前記消去状態を始点として前記K個のしきい値電圧レベルにnビットのグレーコードを順次割り当て、前記メモリセルに前記nビットのデータを書き込む際に、前記メモリセルを前記消去状態とする動作と、前記nビットのデータを1ビットづつ前記ラッチ回路に入力し、順次前記メモリセルに重ね書きすることを特徴とする半導体記憶装置。
IPC (2)：
FI (2)：
G11C 17/00 308
, G11C 17/00 510 F
