Pat

J-GLOBAL ID：200903005617899580

半導体装置の製造方法

Inventor： 牛久 幸広 ,  小野 寿子 ,  二宮 尚美 ,  斎藤 雅伸
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992105669
Publication number (International publication number)：1993283408
Application date： Mar. 31, 1992
Publication date： Oct. 29, 1993
Summary：

【要約】【目的】本発明は、素子が微細になっても、基板にダメ-ジを与えずに、平坦性に優れた層間絶縁膜を形成できる工程を有する半導体装置の製造方法を提供することを目的とする。【構成】半導体基板1上に配線層3を形成する工程と、この配線層3上にシリコンナイトライド層4を形成する工程と、このシリコンナイトライド層4をマスクとして配線層3をエッチングする工程と、半導体基板1をSiO2 の過飽和溶液に浸漬し、シリコンナイトライド層4以外の領域の基板上にSiO2 膜を選択的に成長させる工程と、シリコンナイトライド層4を除去する工程とを備えていることを特徴とする

Claim (excerpt)：

基板上に金属膜を形成する工程と、この金属膜上に、液相中で所定の絶縁膜が成長しないマスクパタ-ンを形成する工程と、このマスクパタ-ンをマスクとして前記金属膜をエッチングする工程と、液相中で前記マスクパタ-ン以外の領域の基板上に所定の絶縁膜を選択的に成長させる工程と、前記マスクパタ-ンを除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/3205 ,  H01L 21/316 ,  H01L 21/90