Pat
J-GLOBAL ID:200903005657658267

増幅回路

Inventor:
Applicant, Patent owner:
Agent (1): 有我 軍一郎
Gazette classification:公開公報
Application number (International application number):1995263779
Publication number (International publication number):1997107253
Application date: Oct. 12, 1995
Publication date: Apr. 22, 1997
Summary:
【要約】【課題】 スタンバイ状態におけるオペアンプ内部の電力消費を抑制し、より一層の省電力化を図る。【解決手段】 入力信号を増幅するオペアンプと、特定の端子に一の論理状態が与えられたときに前記オペアンプの出力トランジスタ又は該出力トランジスタを駆動するトランジスタをオフにする制御手段と、一の論理状態に相当する電位を有する電圧源と前記特定の端子との間に介装された抵抗要素とを備える。特定の端子が一の論理状態に相当する電位を有する電圧源にプルアップ又はプルダウンされるため、当該特定の端子に他の論理状態の信号を加えない限り、オペアンプの出力トランジスタ(又は該出力トランジスタを駆動するトランジスタ)がオフし続け、スピーカに流れる電流をゼロにできることに加えて、オペアンプの内部電流も抑制できる。
Claim (excerpt):
入力信号を増幅するオペアンプと、特定の端子に一の論理状態が与えられたときに前記オペアンプの出力トランジスタ又は該出力トランジスタを駆動するトランジスタをオフにする制御手段と、一の論理状態に相当する電位を有する電圧源と前記特定の端子との間に介装された抵抗要素と、を備えたことを特徴とする増幅回路。
IPC (2):
H03G 3/12 ,  H04M 1/60
FI (2):
H03G 3/12 A ,  H04M 1/60 A
Patent cited by the Patent:
Cited by examiner (15)
  • 特開昭60-123114
  • 特開昭64-010709
  • 特開昭63-157513
Show all

Return to Previous Page