Pat

J-GLOBAL ID：200903005698315102

半導体装置およびその製造方法

Inventor： 樹神 雅人 ,  船橋 博文 ,  光嶋 康一 ,  杉山 進
Applicant, Patent owner： 株式会社豊田中央研究所
Agent (1)： 布施 行夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994314036
Publication number (International publication number)：1996148579
Application date： Nov. 24, 1994
Publication date： Jun. 07, 1996
Summary：

【要約】【目的】 CMOS集積回路における無駄な部分を可能な限り除去し、集積度の飛躍的向上を図ることである。【構成】 SOI構造のCMOSインバータにおけるグランドを半導体基板からとるものである。裏面にグランド用Al電極2が形成されたn-型半導体基板(接地電位となっている)1の表面にSiO2膜3が形成されていて、このSiO2膜3上にpMOSトランジスタとnMOSトランジスタが形成されている。ゲート4はポリシリコンからなり、ドレイン領域6,9ならびにソース領域7,8はそれぞれ、サイドウオール5を利用したセルフアラインによる不純物導入によって形成されている。nMOSトランジスタのソース領域9は2個のnMOSで共用され、スルーホール15を充填する導体層10と接続用拡散層11とによって基板1と電気的に接続されている。これによってアースが確保されている。

Claim (excerpt)：

CMOSインバータ等のCMOS構成の回路をSOI(Silicon OnInsulator)構造とし、ソース領域の接地あるいはソース領域への電源電圧の供給は、そのソース領域を、絶縁層に設けられたスルーホールを介して所望電位の基板と電気的に接続することにより行うようにしたことを特徴とする半導体装置。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 29/786

FI (2)：

H01L 27/08 321 E ,  H01L 29/78 613 A