Pat

J-GLOBAL ID：200903005717973965

半導体装置の製造方法

Inventor： 柳谷 諭 ,  松田 昇 ,  大澤 明彦 ,  馬場 嘉朗 ,  開 俊一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1991243910
Publication number (International publication number)：1993082792
Application date： Sep. 25, 1991
Publication date： Apr. 02, 1993
Summary：

【要約】 (修正有)【目的】 半導体素子とりわけトレンチ溝を形成した縦型MOS-FETにおける電気的に短絡したゲート、ソースとドレイン間の耐圧を増大する点。【構成】 半導体基板1に隣接して形成する高抵抗の半導体層にまで達するトレンチ溝2を設置する半導体素子の耐圧を向上するために、空乏層とトレンチ溝2の底部間の距離を一定に保持する手段を施して、半導体素子の耐圧を確実に向上する。

Claim (excerpt)：

第1導電型を示す半導体基板と,前記半導体基板に隣接してより高抵抗の領域を設置する工程と,前記高抵抗の領域に達するトレンチ溝を形成する工程と,前記高抵抗の領域に連続して設置する半導体層と,前記トレンチ溝内部及び半導体層を被覆する絶縁物層を形成する工程と,前記絶縁物層に電極を形成する工程と,前記トレンチ溝底部との距離がほぼ一定の空乏層を形成する手段を具備することを特徴とする半導体装置の製造方法