Pat

J-GLOBAL ID：200903005738601227

強誘電体メモリ装置およびその製造方法

Inventor： 田村 博明 ,  沢崎 立雄 ,  長谷川 和正
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 上柳 雅誉 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002087129
Publication number (International publication number)：2003282825
Application date： Mar. 26, 2002
Publication date： Oct. 03, 2003
Summary：

【要約】【課題】 強誘電体層が還元され難い、強誘電体メモリ装置を提供する。【解決手段】 強誘電体メモリ装置1000は、メモリセルがマトリクス状に配列され、下部電極12と、下部電極12と交差する方向に配列された上部電極16と、少なくとも上部電極16と下部電極12との交差領域に配置された強誘電体層14と、を含むメモリセルアレイ100を有する。少なくともメモリセルアレイ100の上に、水素バリア膜42,44として、強誘電体層に含有される元素の酸化物が形成されている。

Claim (excerpt)：

メモリセルがマトリクス状に配列され、下部電極と、該下部電極と交差する方向に配列された上部電極と、少なくとも前記上部電極と前記下部電極との交差領域に配置された強誘電体層と、を含むメモリセルアレイを有し、少なくともメモリセルアレイの上に、水素バリア膜が形成されていることを特徴とする強誘電体メモリ装置。

F-Term (9)：

5F083FR01 ,  5F083FR02 ,  5F083GA21 ,  5F083GA25 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA43 ,  5F083PR39