薄膜トランジスタの製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：阪本清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993033931
Publication number (International publication number)：1994232160
Application date： Feb. 01, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】【目的】オフセット構造を有する薄膜トランジスタにおいて、ゲート電極とドレイン電極との間及び、ゲート電極とソース電極との間に、均一なオフセット長が得られる薄膜トランジスタの製造方法を提供する。【構成】ゲート電極6の側壁に、折出条件を設定することにより膜厚を容易に制御可能な金属膜(金属酸化膜)8を析出形成し、この金属膜(金属酸化膜)8をマスクとして島状半導体層3のオフセット領域12,13のオフセット長を決めることにより、析出厚みをゲート電極6の両側で均一とするとともに、ゲート電極6の両側のオフセット長を均一化させることができる。

Claim (excerpt)：

絶縁性基板上に島状半導体薄膜,ゲート絶縁膜,ゲート電極を順次形成し、前記島状半導体膜中に、対向するソース及びドレイン電極、ソース及びドレイン電極のそれぞれ内側に位置するオフセット領域、ゲート電極直下に位置するチャネル領域を有する薄膜トランジスタの製造方法において、前記ゲート電極の側壁に金属膜を形成し、該金属膜をマスクとしてドーピングを行なうことにより前記オフセット領域を形成することを特徴とする薄膜トランジスタの製造方法。

IPC (3)：

H01L 21/336 , H01L 29/784 , H01L 21/324

FI (2)：

H01L 29/78 311 P , H01L 29/78 311 G

Patent cited by the Patent：

Cited by examiner (5)

特開昭64-089464
特開平1-205569
特開平2-052438

Show all

Return to Previous Page