Pat

J-GLOBAL ID：200903005863238495

半導体レーザの製法

Inventor： 岩本 浩治
Applicant, Patent owner： ソニー株式会社
Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1994231813
Publication number (International publication number)：1996097499
Application date： Sep. 27, 1994
Publication date： Apr. 12, 1996
Summary：

【要約】【目的】 確実に、安定して、量産的にこの半導体レーザを製造できる半導体レーザの製法を提供する。【構成】 半導体基板上11に、少なくとも第1導電型のクラッド層12と、活性層13と、第2導電型の第1のクラッド層14と、第2導電型不純物が高濃度にドーピングされた高濃度半導体層15とをエピタキシャル成長する第1のエピタキシャル成長工程と、高濃度半導体層15を表面に有する所定のストライプ状リッジ16を形成して、その両側に、高濃度半導体層15を横切る深さの溝17を形成する溝形成工程と、溝17と、リッジ16を覆って少なくとも第1導電型の電流狭窄層18を形成する第2のエピタキシャル成長工程とをとって、リッジ16の表面に形成された上述の高濃度半導体層15からの不純物の拡散によってこの高濃度半導体層15上において電流狭窄層14に限定的に電流注入領域19を形成する。

Claim (excerpt)：

半導体基板上に、少なくとも第1導電型のクラッド層と、活性層と、第2導電型の第1のクラッド層と、第2導電型不純物が高濃度にドーピングされた高濃度半導体層とをエピタキシャル成長する第1のエピタキシャル成長工程と、上記高濃度半導体層を表面に有する所定のストライプ状リッジを形成して、その両側に上記高濃度半導体層を横切る深さの溝を形成する溝形成工程と、上記溝と、上記リッジを覆って少なくとも第1導電型の電流狭窄層を形成する第2のエピタキシャル成長工程とをとり、上記リッジ表面に形成された上記高濃度半導体層からの不純物の拡散によって該高濃度半導体層上の電流狭窄層に限定的に電流注入領域を形成することを特徴とする半導体レーザの製法。