Pat

J-GLOBAL ID：200903005910618323

半導体装置およびその製造方法

Inventor： 本間 一郎 ,  渡辺 啓仁
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995254104
Publication number (International publication number)：1997097879
Application date： Sep. 29, 1995
Publication date： Apr. 08, 1997
Summary：

【要約】【課題】蓄積電極の機械的強度を増大させると共に、蓄積電極の縮小化が容易になるキャパシタ構造の製造方法を提供する。【解決手段】容量絶縁膜を介して下部容量電極と上部容量電極とが対向するキャるキャパシタを備えた半導体装置であって、前記下部容量電極が、一定の高さを有する導電体支柱と、前記導電体支柱の所定の高さに位置する側壁に接続し横方向に鍔状に伸び且つその端部が曲折し縦方向に伸びている導電層とで構成され、前記上部容量電極が、前記下部容量電極の表面に被着する容量絶縁膜を介して前記下部容量電極と対向して設けられる。

Claim (excerpt)：

容量絶縁膜を介して下部容量電極と上部容量電極とが対向するキャパシタを備えた半導体装置であって、前記下部容量電極が、一定の高さを有する導電体支柱と、前記導電体支柱の所定の高さに位置する側壁に接続し横方向に鍔状に伸び、その端部で曲折し縦方向に伸びる導電層とで構成され、前記上部容量電極が、前記下部容量電極の表面に被着する容量絶縁膜を介して前記下部容量電極と対向して設けられてなることを特徴とする半導体装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 621 C ,  H01L 27/04 C

Patent cited by the Patent：

Cited by examiner (1)

• 半導体素子の構造および半導体素子の製造方法
  Gazette classification：公開公報   Application number：特願平3-053933   Applicant：日本電気株式会社