Pat

J-GLOBAL ID：200903005919046047

半導体装置の製造方法

Inventor： 慶児 幸秀
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高橋 光男
Gazette classification：公開公報
Application number (International application number)：1993267958
Publication number (International publication number)：1995106237
Application date： Sep. 29, 1993
Publication date： Apr. 21, 1995
Summary：

【要約】【目的】 簡単な方法で装置自体の技術的構成変更を要することなく、高解像度のパターンを得ることができる半導体装置の製造方法を提供する。【構成】 リソグラフィー処理すべき下地1上にレジストパターン2を形成し、該レジストパターン2に熱処理を施して前記下地面に接するパターン幅を変化させた後に、該レジストパターン3をマスクとしてリソグラフィー処理を行う。

Claim (excerpt)：

リソグラフィー処理すべき下地上にレジストパターンを形成し、該レジストパターンに熱処理を施して前記下地面に接するパターン幅を変化させた後に、該レジストパターンをマスクとしてリソグラフィー処理を行うことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/027 ,  G03F 7/40 501 ,  H01L 21/265 ,  H01L 21/3065 ,  H01L 27/14

FI (4)：

H01L 21/30 571 ,  H01L 21/265 W ,  H01L 21/302 H ,  H01L 27/14 D