Pat

J-GLOBAL ID：200903005919825054

化合物半導体膜の製造方法

Inventor： 北林 博人 ,  和保 孝夫
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 中村 純之助
Gazette classification：公開公報
Application number (International application number)：1994178169
Publication number (International publication number)：1996045844
Application date： Jul. 29, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】半導体基板に対し格子不整合の化合物半導体膜の成長初期の微小、かつ高密度の3次元成長島の生成および凝集を抑制し、表面が平滑で良質の化合物半導体膜の製造方法を提供する。【構成】分子線エピタキシャル法で、III-V族化合物半導体膜を製造する方法において、(a)第1の半導体からなる半導体基板上に、格子不整合の第2の半導体を、基板温度T1および(V族原子の分子線束量)/(III族原子の分子線束量)の比R1で成長する工程と、(b)ついで、基板温度をT1よりも高い基板温度T2として、かつV/IIIの比R1よりも高いR2にまで変化させながら第2の半導体を成長する工程と、(c)基板温度T2、V/IIIの比R2で、第2の半導体を成長する工程を、(a)、(b)、(c)の順序で、成長を中断することなく化合物半導体膜の成長を行う。

Claim (excerpt)：

分子線エピタキシャル法を用いて、元素の周期表III-V族化合物半導体膜を製造する方法において、(a)第1の半導体からなる半導体基板上に、上記第1の半導体とは格子不整合の第2の半導体を、所定の基板温度T1、かつ所定の(V族原子の分子線束量)/(III族原子の分子線束量)の比R1の条件下で成長する工程と、(b)ついで、基板温度をT1よりも高い基板温度T2にして、かつ(V族原子の分子線束量)/(III族原子の分子線束量)の比R1よりも高いR2にまで変化させながら第2の半導体を成長する工程と、(c)さらに、基板温度T2、(V族原子の分子線束量)/(III族原子の分子線束量)の比R2で、上記第2の半導体を成長する工程を、上記(a)、(b)、(c)の順序で、成長を中断することなく、化合物半導体膜を形成することを特徴とする化合物半導体膜の製造方法。

IPC (4)：

H01L 21/203 ,  C23C 16/46 ,  C30B 29/40 502 ,  H01L 21/205