Pat

J-GLOBAL ID：200903006014049090

半導体装置およびその製造方法

Inventor： 坂本 雅彦 ,  佐々木 英二 ,  斉藤 政良
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992051304
Publication number (International publication number)：1993259296
Application date： Mar. 10, 1992
Publication date： Oct. 08, 1993
Summary：

【要約】【目的】下地段差をサイドウォールと塗布絶縁膜を用いて、平坦度良く平坦化絶縁膜形成し、高信頼性多層配線を形成する。【構成】下地段差を、O3-TEOS膜のサイドウォールとプラズマCVD絶縁膜と塗布絶縁膜とCVD絶縁膜とにより平坦化3層々間絶縁膜を形成して平坦化した構成とする。【効果】サイドウォールを形成する際、巣を発生することなくサイドウォールを形成することができ、また塗布ガラスと組み合わせて下地段差を平坦化することにより、信頼性の高い微細多層配線の形成を可能とする。

Claim (excerpt)：

第一の配線の側面に絶縁体のサイドウォールが形成され、該サイドウォールに接してプラズマCVD絶縁膜が堆積した構造を特徴とする半導体装置。