Pat

J-GLOBAL ID：200903006085720000

半導体装置の製造方法

Inventor： 藤原 琢正
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991206702
Publication number (International publication number)：1993047759
Application date： Aug. 19, 1991
Publication date： Feb. 26, 1993
Summary：

【要約】 (修正有)【目的】 SOGに起因する水分によりスルーホールの接続不良を引き起こすことの無い優れた多層配線を提供する。【構成】 接続不良の無いスルーホール7を提供するためSOG5を塗布した後高い温度でSi-OHの脱水宿合反応を起こし焼き締める工程と、引き続く低い温度でSi-OHの脱水宿合反応を起こさずに発生した水分を除去する工程と、その上に低温且つ堆積までの予備加熱を短時間で絶縁膜を堆積する工程からなる。

Claim (excerpt)：

半導体基板上に形成された第1の金属配線上に、第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にスピンオングラスを塗布する工程と、前記スピンオングラス中のSi-OHが脱水縮合反応を起こす温度で焼き締める第1の熱処理工程と、引続きSi-OHの脱水縮合反応を起こさない、前記焼き締め温度より低い温度の第2の熱処理工程と、第2の絶縁膜を形成する工程と、第1の金属配線に到達する接続孔を形成する工程と、引続きSi-OHの脱水縮合反応を起こさない温度範囲の第3の熱処理工程と、第2の金属配線を蒸着、パターニング形成する工程を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/90