Pat
J-GLOBAL ID：200903006189032963
集積回路試験装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993182320
Publication number (International publication number)：1994160474
Application date： Jul. 23, 1993
Publication date： Jun. 07, 1994
Summary：
【要約】【目的】供試ICのアナログ特性の試験に際して、試験項目毎に要する波形デジタイザおよびDSP演算部での合計処理時間を大幅に短縮し、特性を高速かつ高効率でテストし得るICテスタを提供する。【構成】供試IC10の試験入力を発生して供試ICに供給する波形入力部12と、出力データ格納用メモリ14aと、供試ICのアナログ出力をデジタルデータに変換し、これをメモリに書込む波形デジタイザ15aと、メモリからデータを読み出して演算処理し、処理結果のデータをメモリに書込むDSP演算部18aと、供試ICの試験項目毎のアナログ出力をデジタイザが処理している途中で並行してDSP演算部がメモリからデータを読み出して処理するようにDSP演算部の動作を制御する演算制御部19aとを具備することを特徴とする。
Claim (excerpt)：
被試験集積回路の試験入力を発生して被試験集積回路に供給する波形入力部と、出力データ格納用メモリと、前記被試験集積回路のアナログ出力をデジタルデータに変換し、これを前記メモリに書込む波形デジタイザと、前記被試験集積回路の試験項目毎のアナログ出力を前記波形デジタイザが処理している途中で並行して前記メモリからデータを読み出して演算処理し、処理結果のデータを前記メモリに書込むデジタル信号処理演算部と、このデジタル信号処理演算部の動作を制御するために設けられた演算制御部とを具備することを特徴とする集積回路試験装置。
IPC (2)：
FI (2)：
G01R 31/28 C
, G01R 31/28 H
