Pat

J-GLOBAL ID：200903006196223944

雑音低減回路及び雑音低減方法

Inventor： 壽圓 正博
Applicant, Patent owner： 株式会社ニコン
Agent (1)： 稲本 義雄
Gazette classification：公開公報
Application number (International application number)：1994310312
Publication number (International publication number)：1996168022
Application date： Dec. 14, 1994
Publication date： Jun. 25, 1996
Summary：

【要約】【目的】 リセット雑音を低減する。【構成】 出力回路320に、サンプリング回路1及びレベル調整回路2が接続されている。レベル調整回路2は、入力された電圧を所定の値に分圧し、サンプリング回路3に出力する。パルス発生回路4は、タイミングパルスSHd,SHpを、サンプリング回路1,3に入力する。サンプリング回路1は、タイミングパルスSHd に対応して、入力された電圧の有効信号出力電圧をサンプリングし、引き算回路5に入力する。一方、サンプリング回路3は、タイミングパルスSHp の入力に対応して、入力された電圧の雑音出力電圧をサンプリングし、タイミングパルスSHd に対応して、サンプリング電圧を再度サンプリングし、引き算回路5に入力する。引き算回路5は、2個のサンプリング電圧の電位差を算出して、出力する。

Claim (excerpt)：

複数の画素によって構成される受光部から出力される信号を蓄積する第1のコンデンサと、外部の走査回路から入力される信号に対応して、前記第1のコンデンサに蓄積されている信号の取り出し動作を制御する取り出しスイッチと、前記取り出しスイッチがオンされた場合において、前記第1のコンデンサから取り出された信号が分配、蓄積される第2のコンデンサと、前記取り出しスイッチがオンされる前に、前記第2のコンデンサをリセットするリセットスイッチとを備える電荷分配型出力回路の出力に含まれる雑音成分を低減する雑音低減回路において、前記取り出しスイッチがオンされ、前記第1のコンデンサに蓄積されている信号が前記第2のコンデンサに分配される第1のタイミングにおいて、前記電荷分配型出力回路から出力される信号をサンプリングする第1のサンプリング手段と、前記第2のコンデンサがリセットされた後、前記取り出しスイッチがオンされる前の第2のタイミングにおいて、前記電荷分配型出力回路から出力される信号をサンプリングする第2のサンプリング手段と、前記第1のタイミングにおいて、前記第1のサンプリング手段に供給する第1のタイミングパルスと、前記第2のタイミングにおいて、前記第2のサンプリング手段に供給する第2のタイミングパルスとを発生するパルス発生手段と、前記第1または第2のサンプリング手段の前段または後段に配置され、入力された信号のレベルを調整する調整手段と、前記第1及び第2のサンプリング手段によってサンプリングされ、前記調整手段によってレベル調整された2種類の信号の入力を受け、前記2種類の信号の電位差を算出し、出力する引き算手段とを備え、前記調整手段は、前記引き算手段に入力される信号の一方と他方の比が、前記第2のコンデンサの容量と、前記第1のコンデンサの容量と前記第2のコンデンサの容量の和との比になるようにレベル調整を行うことを特徴とする雑音低減回路。

IPC (2)：

H04N 5/21 ,  H04N 5/335