パンチスルー電界効果トランジスタ

Inventor： , ,
Applicant, Patent owner：
Agent (1)：大島陽一 (外1名)
Gazette classification：公表公報
Application number (International application number)：1996529470
Publication number (International publication number)：1997511876
Application date： Mar. 29, 1996
Publication date： Nov. 25, 1997
Summary：

【要約】低電圧電力応用に特に適したトレンチ型電界効果トランジスタ。このトランジスタは、ソース領域(44)とドレイン領域(40)との間のゲート制御障壁領域によって漏れ電流の小さい阻止機能を発揮する。順方向導通は、ソース領域(44)とドレイン領域(40)の間の反転領域を通じて発生する。電流阻止はゲート制御空乏障壁によって達成される。ソース領域(44)とドレイン領域(40)の間には、かなり低濃度にドーピングされたボディ領域(42)が設けられる。トレンチ(50A)内に設けられたゲート電極(52A)は、ソース領域(44)及びボディ領域(42)を通過して延在し、ある場合にはドレイン領域(40)の上部内にまで達する。ポリシリコンゲート電極(52A)の不純物型はボディ領域(42)のそれと同じである。ボディ領域(42)は比較的薄い低濃度にドーピングされたエピタキシャル層であり、逆の導電型の高濃度にドーピングされた低抵抗率の基板上にエピタキシャル成長により形成されている。電流阻止状態では、エピタキシャルボディ領域は加えられたドレイン・ソース電圧により空乏化され、その結果垂直方向にパンチスルー型状態が発生する。横方向ゲート制御によって多数キャリアの流れの阻止効果が高められ、漏れ電流が許容可能な低いレベルに低減される。

Claim (excerpt)：

半導体デバイスであって、均一な濃度でドーピングされた第1導電型のドレイン領域と、前記ドレイン領域の上に直接接触するように形成された第2の逆の導電型のボディ領域と、前記ボディ領域の上に形成された前記第1導電型のソース領域と、少なくとも前記ソース領域と前記ボディ領域内に延在する導電性のゲート電極とを含み、前記ゲート電極は前記第2導電型にドーピングされた多結晶シリコンであり、当該デバイスはそれぞれ前記ソース領域、前記ゲート電極、及び前記ドレイン領域に対する3つの独立した外部電極を有していることを特徴とする半導体デバイス。

Patent cited by the Patent：

Cited by examiner (5)

特開平4-017371
特開平1-192174
特開平3-060076

Show all

Return to Previous Page