Pat

J-GLOBAL ID：200903006245871078

MOS型薄膜トランジスタ

Inventor： 池内 英貴
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992195753
Publication number (International publication number)：1994045603
Application date： Jul. 23, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】【構成】下地絶縁層1上にシリサイド層からなるバックゲート電極2を形成する。つぎにTFTのチャネルとなるポリシリコン3、ゲート酸化膜4およびゲート電極5を形成したのち、高濃度ソース・ドレイン6を形成する。つぎにCVD酸化シリコン膜からなる表面保護膜7を形成したのち、アルミニウムからなるソース・ドレイン電極8を形成する。【効果】チャネルを構成するポリシリコンのバックゲート電位を固定することにより、ソース・ドレイン間耐圧を大幅に向上させることができた。

Claim (excerpt)：

絶縁膜の表面にバックゲート電極、ポリシリコン膜、酸化シリコン膜、ゲート電極が順次積層されたMOS型薄膜トランジスタ。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-178965
  
• 特開平4-181779
  
• 特開平3-261178