Pat

J-GLOBAL ID：200903006298520552

導波路デバイス

Inventor： 繁松 孝 ,  太田 寿彦 ,  清水 健男 ,  中村 史朗
Applicant, Patent owner： 古河電気工業株式会社
Agent (1)： 五十嵐 清
Gazette classification：公開公報
Application number (International application number)：1992092165
Publication number (International publication number)：1993264866
Application date： Mar. 18, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】 小型で接続性能に優れた導波路デバイスを提供する。【構成】 基板4の表面に光導波路5を形成してなる半導体チップ15の表面に嵌合ガイド溝8とクリアランス調整溝18を別個の溝として形成する。クリアランス調整溝18の両端側に個別のクリアランス調整ピン17を収容し、クリアランス調整ピン17の上側に第2の溝21を嵌め込んで対応する個別のピン押え蓋板7をあてがい、導波路チップ15とクリアランス調整ピン17とピン押え蓋板7を接着等により一体化して導波路デバイス1を形成する。嵌合ガイド溝8とピン押え蓋板7側の第1の溝20によって囲まれるピン嵌合孔13の大きさはクリアランス調整ピン17の直径によって規制し、ピン嵌合孔13を光コネクタ3a,3b側の位置決め嵌合ピン6と零クリアランスで嵌合して導波路デバイス1と光コネクタ3a,3bの着脱接続を行う。

Claim (excerpt)：

基板上に光導波路を形成してなる導波路チップの前記光導波路を挟んだ両側の表面に、クリアランス調整溝と、壁面間隔が底部に向かって狭幅のテーパ側面を有する嵌合ガイド溝とが前記光導波路の長さ方向に伸張してそれぞれ2本以上設けられ、前記クリアランス調整溝の両端側には分離された個別のクリアランス調整ピンがそれぞれ収容され、この各クリアランス調整ピンにはそれぞれ対応する個別のピン押え蓋板があてがわれており、前記嵌合ガイド溝とピン押え蓋板との間に形成される空間孔はピン嵌合孔となっており、このピン嵌合孔の大きさは前記クリアランス調整ピンの直径によって規制されている導波路デバイス。

IPC (2)：

G02B 6/38 ,  G02B 6/40