Pat
J-GLOBAL ID:200903006320883338
半導体集積回路装置の信号配線接続方法、信号配線接続システム、および半導体集積回路装置の製造方法
Inventor:
Applicant, Patent owner:
,
Agent (1):
外川 英明
Gazette classification:公開公報
Application number (International application number):2003189227
Publication number (International publication number):2005026390
Application date: Jul. 01, 2003
Publication date: Jan. 27, 2005
Summary:
【課題】異なる配線層にそれぞれ形成され、且つビアを通して互いに接続する信号配線に対して必要十分なビアカットを配置する。【解決手段】半導体集積回路に配置される第1論理素子と第2論理素子を互いに接続するために、異なる配線層にそれぞれ形成され、且つビアを通して互いに接続する信号配線に対して、前記第1論理素子と前記第2論理素子間のタイミング解析をおこない(S02)、信号伝播遅延時間が所定の基準値を満たすか否かを判定する(S03、S04)。そしてこの基準値を満たさない場合には、この基準値を満たすようにビアのビアカット数を増加させて配置する(S05)。【選択図】 図1
Claim (excerpt):
半導体集積回路装置に配置される第1論理素子と第2論理素子を互いに接続する際に、異なる配線層にそれぞれ形成され、且つビア接続部を通して互いに接続する信号配線に対して、前記第1論理素子と前記第2論理素子間の信号伝播遅延時間を求める第1の工程と、
前記求められた信号伝播遅延時間が設定された時間内か否かを判定する第2の工程と、
前記求められた信号伝播遅延時間が設定された時間内でない場合に、前記設定された時間内となるように前記ビア接続部のビアカット数を増加させて前記第1論理素子と第2論理素子を接続する第3の工程と、
を有することを特徴とする半導体集積回路装置の信号配線接続方法。
IPC (4):
H01L21/82
, G06F17/50
, H01L21/3205
, H01L21/768
FI (5):
H01L21/82 W
, G06F17/50 658J
, H01L21/88 Z
, H01L21/90 A
, H01L21/82 C
F-Term (22):
5B046AA08
, 5B046BA06
, 5B046JA01
, 5F033NN34
, 5F033UU04
, 5F033UU07
, 5F033XX05
, 5F033XX08
, 5F033XX27
, 5F064BB02
, 5F064DD25
, 5F064EE03
, 5F064EE22
, 5F064EE26
, 5F064EE27
, 5F064EE42
, 5F064EE47
, 5F064EE54
, 5F064HH02
, 5F064HH06
, 5F064HH09
, 5F064HH11
Return to Previous Page