Pat
J-GLOBAL ID:200903006434118232
半導体装置の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
小杉 佳男 (外2名)
Gazette classification:公開公報
Application number (International application number):1993286930
Publication number (International publication number):1995142447
Application date: Nov. 16, 1993
Publication date: Jun. 02, 1995
Summary:
【要約】【目的】低抵抗で熱的安定性の良いシリサイド層を形成できる半導体装置の製造方法を提供する。【構成】CF4 ガスとO2 ガスとを混合した混合ガスをマイクロ波によって励起し、生成された弗素原子と酸素原子を基板へ導き、Si基板40の表面を約10nm程度等方的にエッチングする。この処理により、チタンシリサイド層の高抵抗化の原因となるSiCを含む表面のダメージ層56を除去する。
Claim (excerpt):
ゲート電極と該ゲート電極を挟んだソースドレイン領域とが形成されたSi基板に絶縁膜を形成する工程と、該絶縁膜をエッチバックすることによりゲート側壁を形成する工程と、前記エッチバックの際に前記Si基板に形成されたフロロカーボンのポリマーからなる汚染層を該Si基板から除去する工程と、前記エッチバックの際に前記汚染層の下に形成されたSiCを含有するダメージ層を、前記汚染層が除去されたSi基板から除去する工程と、前記汚染層と前記ダメージ層が除去されたSi基板に高融点金属を堆積する工程と、該高融点金属が堆積されたSi基板を熱処理することにより、前記ゲート電極、及び前記ソースドレイン領域それぞれに含有されたSiと前記高融点金属とを反応させて合金化する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (6):
H01L 21/3065
, H01L 21/28 301
, H01L 21/304 341
, H01L 21/768
, H01L 29/78
, H01L 21/336
FI (3):
H01L 21/302 N
, H01L 21/90 P
, H01L 29/78 301 P
Patent cited by the Patent:
Cited by examiner (7)
Show all
Return to Previous Page