Pat

J-GLOBAL ID：200903006452599540

半導体メモリ装置およびその製造方法

Inventor： 吉原 郁夫 ,  石田 実 ,  中村 耕一 ,  黒川 敦雄 ,  ラファエル・ライネス
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1995122938
Publication number (International publication number)：1996293559
Application date： Apr. 25, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】 製造工程数を増大させることなく、平坦化絶縁膜からの水分の影響を効果的に阻止できる半導体メモリ装置およびその製造方法を得る。【構成】 この半導体メモリ装置は、NMOSトランジスタ13,14と、第1の平坦化絶縁膜として形成されたシリコン酸化膜45(SiH4 /BPSGリフロー膜)と、このシリコン酸化膜45上に形成されたTFT15と、第2の平坦化絶縁膜として形成されたシリコン酸化膜57(O3 /TEOS/BPSGリフロー膜)と、このシリコン酸化膜57上に形成された積層アルミニウム配線17とを備える。シリコン酸化膜45は、水分含有の少ないBPSGリフロー膜なので、NMOSトランジスタ13,14およびTFT15への水分の影響がない。一方、シリコン酸化膜57は、平坦化特性のよいBPSGリフロー膜なので、熱処理後のその平坦性は極めて良好であり、積層アルミニウム配線17の形成上好都合である。

Claim (excerpt)：

基板上に形成された一対のドライバ用トランジスタおよび一対のアクセス用トランジスタと、ドライバ用トランジスタおよびアクセス用トランジスタを覆うように形成された層間絶縁膜であって、モノシラン(SiH4 )を主成分とするガス雰囲気中で形成された不純物含有リフロー膜からなる第1の平坦化絶縁膜と、この第1の平坦化絶縁膜の上に形成された一対の負荷素子と、前記負荷素子を覆うように形成された層間絶縁膜であって、TEOS(テトラ・エチル・オルソ・シリケート)をオゾン(O3 )ガス雰囲気中で反応させて形成された不純物含有リフロー膜からなる第2の平坦化絶縁膜と、この第2の平坦化絶縁膜の上に形成された金属配線層とを備えたことを特徴とする半導体メモリ装置。

IPC (2)：

H01L 21/8244 ,  H01L 27/11