Pat

J-GLOBAL ID：200903006494127869

電子処理装置

Inventor： 左光 文雄
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 五十嵐 孝雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991207580
Publication number (International publication number)：1993027991
Application date： Jul. 24, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】 多重マルチプログラミング処理において、所定の一プログラムの動作速度を適切に制御しつつも、そのプログラム以外の他のプログラムの動作速度を低下させず、そうして、CPUの使用効率を向上させる。【構成】 CPUにおける第1のプログラム実行時に、第1のプログラムの目標動作速度V1から第1のプログラムの実際の動作速度V2を減じて求めた偏差が所定値Vaより大きいと判定されると、CPUに割込みを発生させて、CPUの実行プログラムを第1のプログラムから第2のプログラムに変更する。こうして、第1のプログラムの実際の動作速度V2が目標動作速度V1より所定値Va以上大きい場合、第1のプログラムのCPUに割り当てられる時間が短縮されて、第1のプログラムの動作速度V1が低下する。

Claim (excerpt)：

CPUを備え、所定のオペレーションシステムに従って複数のプロセスを多重プログラミングにて実行する電子処理装置において、前記CPUで前記複数のプロセスのうちの一プロセスが動作しているとき、前記一プロセスの動作速度を算出する動作速度算出手段と、前記CPUで実行される一プロセスが適切に動作するための目標動作速度を、直接又は間接的なパラメータで設定する目標動作速度設定手段と、前記目標動作速度設定手段にて設定された目標動作速度に対する前記動作速度算出手段にて算出された動作速度の偏差を算出する偏差算出手段と、前記偏差算出手段にて算出された偏差に応じて、前記CPUに割り当てられる前記一プロセスのCPUの使用率を変更するCPU使用率変更手段とを備えたことを特徴とする電子処理装置。

IPC (2)：

G06F 9/46 340 ,  G06F 9/46