Pat
J-GLOBAL ID：200903006525856678
半導体素子のマウント方法およびその装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996011028
Publication number (International publication number)：1997205104
Application date： Jan. 25, 1996
Publication date： Aug. 05, 1997
Summary：
【要約】【課題】基板ステージを所定の温度まで降下させるまでの時間が短く、生産性の向上が図れる半導体素子のマウント方法を提供することにある。【解決手段】半導体素子12を基板7にマウントするマウント方法において、基板ステージ23に加熱ブロック26を接触させ、前記基板ステージ23に保持された基板7を加熱する第1の手段と、加熱された前記基板7に半導体素子12を載置し、基板7と半導体素子12とを接合材を介して接合する第2の手段と、前記基板ステージ23から加熱ブロック26を離間させ、前記基板ステージ23を冷却する第3の手段とからなる半導体素子のマウント方法にある。
Claim (excerpt)：
半導体素子を基板にマウントするマウント方法において、基板ステージに加熱ブロックを接触させ、前記基板ステージに保持された基板を加熱する第1の工程と、加熱された前記基板に半導体素子を載置し、基板と半導体素子とを接合材を介して接合する第2の工程と、前記基板ステージから加熱ブロックを離間させ、前記基板ステージを冷却する第3の工程と、からなる半導体素子のマウント方法。
FI (2)：
H01L 21/52 C
, H01L 21/52 H
