Pat

J-GLOBAL ID：200903006534565937

DRAMセル、DRAM、及びその製造方法

Inventor： ヨン・ゴン・ジョン ,  ユ・チャン・ジョン
Applicant, Patent owner： エルジイ・セミコン・カンパニイ・リミテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1997099587
Publication number (International publication number)：1998050864
Application date： Apr. 03, 1997
Publication date： Feb. 20, 1998
Summary：

【要約】【課題】 キャパシタの段差を少なくし、面積を最小にして素子の集積度及び信頼性を向上させたDRAMセル、DRAM、及びその製造方法を提供する。【解決手段】 第1トランジスタと、第1トランジスタのソース、ドレインのいずれか1つにゲートが連結される第2トランジスタと、第2トランジスタのゲートに連結される下部電極と前記第2トランジスタのソース、ドレインのいずれか1つに連結される上部電極を有するキャパシタとから構成される。

Claim (excerpt)：

ゲート、ソース、ドレインを有する第1トランジスタと、ソース、ドレイン、ゲートを有し、前記第1トランジスタのソース、ドレインのいずれか1つにゲートが連結される第2トランジスタと、前記第2トランジスタのゲートに連結される下部電極、及び前記第2トランジスタのソースとドレインとのいずれか1つに連結される上部電極を有するキャパシタと、を備えることを特徴とするDRAMセル。

IPC (3)：

H01L 21/8242 ,  H01L 27/108 ,  G11C 11/401

FI (2)：

H01L 27/10 321 ,  G11C 11/34 352 Z